multivibratore

multivibratore

multivibratóre [Comp. di multi- e vibratore] [ELT] Dispositivo elettronico costituito da due stadi amplificatori (nel passato costituiti ciascuno da un triodo, oggi da un transistore) l'uscita di ognuno dei quali costituisce l'ingresso dell'altro, in modo che quando uno dei due triodi o transistori è in regime d'interdizione, l'altro sia in regime di saturazione, e viceversa, ognuno dei due regimi costituendo uno stato di funzionamento; a seconda di come è realizzata l'interazione tra i due stadi, si hanno i seguenti tipi: (a) m. astabile (fig. 1.1), nel quale nessuno dei due detti stati è stabile, per cui si ha un continuo alternarsi tra uno stato e l'altro e il m. genera un segnale periodico con forma d'onda rettangolare (quadrata se la permanenza in ciascuno stato è la stessa: fig. 1.2); (b) m. monostabile, o m. a un colpo o univibratore (fig. 1.3), in cui v'è un definito stato stabile (uno dei due stadi, sempre lo stesso, è in interdizione e l'altro è in saturazione) e un segnale esterno fa passare, ma solo momentaneamente, nello stato complementare, per cui il m. genera un solo segnale impulsivo, di durata determinata, per ogni segnale esterno; (c) m. bistabile, o flip-flop (fig. 1.4), in cui i due stati sono stabili e la transizione dall'uno all'altro è determinata da un segnale esterno. I m., nell'una o nell'altra delle tre versioni precedenti, realizzabili anche con porte logiche (con sigle particolari, a partire dai simb. dei comandi esterni: m. T, SR, ecc.: v. oltre: M. bistabili a porte logiche) hanno avuto e hanno numerose importanti applicazioni; partic. importante è il m. bistabile, che, per la sua natura intrinsecamente binaria, è un componente fondamentale di dispositivi digitali binari, quali divisori di frequenza e celle di memorie RAM statiche di calcolatori (v. memoria: III 771 c). ◆ [ELT] M. bistabili a porte logiche: costituiscono la famiglia di m. più importante in quanto facilmente realizzati nei circuiti integrati. I tipi principali sono illustrati nella fig. 2, dove Q e Q indicano le uscite, con segnali complementari tra loro: (a) m. T (Trigger), normalmente impiegato come divisore di frequenza, cambia il suo stato ogni volta che al suo unico ingresso T (fig. 2.1) viene applicato un impulso di comando (trigger); si può avere la commutazione, evidentemente di entrambe le uscite, o durante i fronti in salita o durante i fronti in discesa del trigger; (b) m. bistabile SR (Set-Reset), a due ingressi, è realizzato come circuito logico tramite due porte NOR (fig. 2.2); uno degli ingressi di ciascuna porta è riservato all'accesso esterno (S, R), mentre l'altro riceve l'uscita della porta opposta; con la riconduzione dei segnali dall'uscita all'entrata si realizza una retroazione positiva che stabilizza il circuito in una delle due possibili configurazioni; l'attivazione dell'ingresso S (set), ottenuta con un segnale applicato temporaneamente a livello logico 1, forza il m. bistabile nello stato individuato da Q=1 (Q-=0), qualunque sia stato il valore precedente di Q; analogamente, l'attivazione dell'ingresso R (reset) determina in ogni caso lo stato logico Q=0 (Q- =1), vale a dire l'azzeramento; l'assenza di entrambi i segnali di ingresso non dà evidentemente luogo a commutazione; bisogna viceversa evitare la presenza contemporanea dei segnali di set e di reset, in quanto risulta indeterminata la configurazione finale. Del m. bistabile SR esiste anche la versione sincrona (fig. 2.3), per la quale le commutazioni precedenti possono avvenire solo in presenza di impulsi all'ingresso C (clock), che abilita le porte AND poste in entrata; un tipico impiego del m. bistabile SR è come memoria intermedia di dati per lo svolgimento di operazioni logiche e aritmetiche: la presenza di un impulso di trasferimento applicato a C (fig. 2.4) collega una delle entrate del flip-flop al dato da memorizzare: per A=1 si ha S=1, R=0 e quindi Q=1, mentre per A=0 si ha A-=1, S=0, R=1 e quindi Q=0; (c) m. JK, realizzato (fig. 2.5) con duplice retroazione e non presenta stati di indeterminazione, commutando sempre in corrispondenza della configurazione di entrata J=K=1; anche di esso esiste la versione sincrona provvista di ingresso c per il clock; molto spesso il m. bistabile JK è anche fornito di ingressi SR asincroni diretti di set e di reset. Per eliminare possibili oscillazioni in uscita fra i valori logici 0 e 1, è opportuno che la commutazione del m. avvenga in istanti ben determinati, non durante l'impulso di clock ma solo sui suoi fronti d'onda; si ricorre di conseguenza a una struttura più complessa, denominata MS (ingl. master-slave "padrone-schiavo"), composta da due flip-flop collegati in serie; durante il fronte in salita dell'impulso di clock il segnale presente in ingresso viene trasferito nello stadio master, mentre lo stadio slave è inibito dall'invertitore; al termine del clock il segnale presente all'uscita del master, ora inibito, viene trasferito nello slave; (d) m. D, in cui si ha un solo ingresso attivo D (fig. 2.6); esso presenta in uscita lo stesso livello logico presente in ingresso, in un istante successivo determinato dall'impulso di clock (D sta per Delay "ritardo"); come mostrato nella fig. 2.6 può essere realizzato da un m. bistabile JK (oSR) collegando un invertitore tra gli ingressi J e K, e trova tipica applicazione nei registri di scorrimento.